Publications |
|
|
|
|
|
|
Présentation MVD Cores |
 |
|
|
|
|
|
|
|
|
|
|
Analog Devices' FMC boards
support Xilinx's FPGA targeted design platforms
to help designers reduce developement time
www.analog.com
January 2012 |
 |
|
|
|
|
|
|
|
|
|
|
"Implanter des fonctions
DSP sur FPGA de façon simple et efficace"
Electronique
Le mensuel des ingénieurs de conception
Décembre 2005 |
 |
|
|
|
|
|
|
|
|
|
|
"Writing RTL Code for
Virtex-4 DSP48 blocks with XST 8.1i"
Xcell Journal
4ème trimestre 2005 |
 |
|
|
|
|
|
|
|
|
|
|
"Bien concevoir avec un
FPGA"
Electronique Mensuel
Mai 2002 |
 |
|
|
|
|
|
|
|
|
|
|
Présentation d'une technique de
traitement d'image en FPGA.
Convolueur bidimensionnel sur matrice 9x9
fonctionnant à 200 MHz de fréquence pixel.
Electronique Mensuel
Novembre 2001 |
 |
|
|
|
|
|
|
|
|
|
|
"Implementing histogram for
image processing"
Implémentation d'un calcul d'histogramme en
temps réel en faisant appel aux ressources
spécifiques des familles Virtex et Spartan II.
Xilinx Xcell
Winter 2000 |
 |
|
|
|
|
|
|
|
|
|
|
"Creating finite state
machines"
Une technique de développement originale
permettant d'augmenter à la fois la densité et
la performance de vos designs en tirant le
meilleur profit des architectures Virtex et
Spartan II.
Xilinx Xcell
Winter 2000 |
 |
|
|
|
|
|
|
|
|
|
|
"Using SpartanXL for
Low-cost Video Applications"
Exemple de réalisation d'un design de traitement
d'images.
XCELL 32
2ème trimestre 1999 |
 |
|
|
|
|
|
|
|
|
|
|
ANNA-LIZ - A new core for
debugging PCI designs
Un concept nouveau à l'époque de la publication
:
l'utilisation de la mémoire des FPGAs à des
fins d'analyse logique et de debug. |
 |
|
|
|
|
|
|
|
|
|
|
"A PCI Acquisition Board
Using the XC4013"
Exemple de réalisation du bus PCI pour
l'acquisition à grande vitesse.
XCELL 31
1er trimestre 1999
|
 |
|
|
|
|
|
|
|
|
|