Interface CPU UDP autonome
     
         
  Paramétrage des IP cores MVD via Ethernet network UDP CPU Interface  
         
Caractéristiques
  • Familles FPGA supportées : Spartan®-6, Virtex®-6/7, Kintex™-7, Artix™-7, Zynq™
  • Companion core pour tous les IP cores MVD
  • Configuration des parametres des IP cores
  • Lecture du status des IP cores
  • Utilise un protocole UDP encapsulé
  • Inclut une version allégée du core Stack UDP/IP
  • Version netlist disponible pour ISE 13 et ultérieure
      
Applications

Le core Interface CPU UDP peut être utilisé pour configurer n'importe quel core MVD via un réseau Ethernet quand une CPU locale n'est pas disponible.		    
Documentation
Product brief        
Data sheet        
   
Contact
Ventes : info_cores@mvd-fpga.com
Technique : support_cores@mvd-fpga.com